[已解决]计算机原理求助，关于锁存器和时钟的

哭吧叫吧

最近在看《编码-隐匿在计算机软硬件背后的语言》。其中p176页中，作者的画的简易加法器和锁存器，"加法"开关代表时钟输入。书上说先清零，然后在开关处输入（如00101011），“相加”开关闭合一次，灯泡处会显示（00101011），再闭合一次再做一次加法（灯泡=00101011+00101011）。但是我觉得在闭合后（时钟电平1时,这里时钟就是振荡器，不是边沿触发的），会做n次加法，锁存器输出00000000-->00101011-->01010110-->1000001..........循环下去
我认为时钟电平1时，锁存器门打开，保存加法器输出，然后又输出给加法器，不像作者说的闭合就完成一次开关和锁存器输出的相加（我认为锁存器是一直输出的）
求解

最佳答案

月排行榜 / 总排行榜

lyjlyj

2017-11-23 15:37:29

哭吧叫吧 发表于 2017-11-24 09:11
我理解的是，时钟高电平，锁存器输出随输入不断改变，这不是A和变化的B 一直在高电平的时候不停的通过加 ...

不会出现连续相加，只会触发一次，锁存器应该是边缘触发，根据我的猜测，应该是上升沿触发

跳转到最佳答案楼层

lyjlyj

哭吧叫吧 发表于 2017-11-24 09:11
我理解的是，时钟高电平，锁存器输出随输入不断改变，这不是A和变化的B 一直在高电平的时候不停的通过加 ...

不会出现连续相加，只会触发一次，锁存器应该是边缘触发，根据我的猜测，应该是上升沿触发

哭吧叫吧

暖贴

SixPy

你想问什么？

哭吧叫吧

SixPy 发表于 2017-11-23 16:55
你想问什么？

这张图，加法器+锁存器，“相加”开关打开，在电平1的时候，灯泡显示的不应该是不断的相加闪烁吗？为什么作者说闭合一次开关 就相加一次？

SixPy

哭吧叫吧 发表于 2017-11-23 17:04
这张图，加法器+锁存器，“相加”开关打开，在电平1的时候，灯泡显示的不应该是不断的相加闪烁吗？为什么 ...

没错阿，时钟高电平的时候“相加”开关就是闭合

lyjlyj

锁存器上的值保持不变，只有当按下相加时，锁存器端D的数值输出到Q端，而且保持不变，锁存器是一直有输出，但是结果保持不变

哭吧叫吧

lyjlyj 发表于 2017-11-23 21:53
锁存器上的值保持不变，只有当按下相加时，锁存器端D的数值输出到Q端，而且保持不变，锁存器是一直有输出， ...

对啊。我就是这里不懂。开关闭合代表了电平变成1，在电平为1的时间（假设时钟10hz，电平为1的时间就是0.05s，），就在0.05s时间内，D的输出给Q，Q再给B，A+B给S，S再给D，然后D再给Q........（循环了n次，直到开关断掉）。期间，锁存器输出00000000-->00101011-->01010110-->1000001.....不断变换闪烁。这就是我不理解的地方

哭吧叫吧

SixPy 发表于 2017-11-23 17:10
没错阿，时钟高电平的时候“相加”开关就是闭合

我理解的是，时钟高电平，锁存器输出随输入不断改变，这不是A和变化的B 一直在高电平的时候不停的通过加法器吗

哭吧叫吧

我是觉得图里 B 处少了一个开关或者时钟·····

SixPy

哭吧叫吧 发表于 2017-11-24 09:11
我理解的是，时钟高电平，锁存器输出随输入不断改变，这不是A和变化的B 一直在高电平的时候不停的通过加 ...

“相加”开关只是控制了锁存器，没控制加法器。

lyjlyj

哭吧叫吧 发表于 2017-11-24 09:06
对啊。我就是这里不懂。开关闭合代表了电平变成1，在电平为1的时间（假设时钟10hz，电平为1的时间就是0.0 ...

上面的图中，开关接的是v，表示高电平，闭合一次就是一直保持高电平，并不会出现你说的多个时钟信号

哭吧叫吧

SixPy 发表于 2017-11-24 12:05
“相加”开关只是控制了锁存器，没控制加法器。

那图上加法器少了一个开关啊····算了，我也不想在这个问题折腾了

哭吧叫吧

lyjlyj 发表于 2017-11-24 22:46
上面的图中，开关接的是v，表示高电平，闭合一次就是一直保持高电平，并不会出现你说的多个时钟信号

我也是这么觉得的